全球电子设计创新领先企业Cadence设计系统公司（NASDAQ: CDNS）今天宣布，位于台湾新竹的智原科技
(Faraday Technology Corp.) 通过采用Cadence®完整的工具流程，已成功完成该公司较大型的SoC (系统单芯片) 项目开发，该项目是用于
通过采用Encounter®数字实现 (EDI) 系统，智原科技成功使这颗SoC设计每次执行原型设计的时间从两周缩短到三至五天，包括GigaOpt多线程优化与先进分析、适合Encounter Conformal®
Equivalence Checker (EC) 的分层式EC比较方法、用于RC提取和时序分析的整合式签收工具。
此外，智原科技还采用了Cadence的其它产品，包括Incisive® Enterprise
Simulator、验证IP、Encounter Power System、Allegro Package Designer，以及Allegro®
SigrityTM 信号和电源完整性解决方案。
智原科技研发副总裁洪正信表示：“这颗SoC是我们首次进行的较大规模设计项目，也是我们在台湾开展较复杂的一个项目，因此我们汇集了较佳的工具组合，以确保在性能、质量和上市时间方面都能获得成功。Cadence丰富的数字实现和验证产品，再加上其高度的支持与配合，帮助我们达成了所有的设计目标。”
Cadence公司EDA产品战略官
更多有关该设计项目的信息，请点击http://www.cadence.com/rl/Resources/success_stories/FaradayTech_cs.pdf。智原科技将于
关于Cadence
Cadence公司成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、IP、设计服务，设计和验证用于消费电子、网络和通讯设备以及计算机系统中的尖端半导体器件。公司总部位于美国加州圣荷塞市，在世界各地均设有销售办事处、设计中心和研究机构，以服务于全球电子产业。关于公司、产品及服务的更多信息，敬请浏览公司网站www.cadence.com。
